SEMICONDUCTOR DEVICE

Patent Number:

JP5021628

Publication date:

1993-01-29

Inventor(s):

MAEDA TAKAO; others: 03

Applicant(s):

SUMITOMO ELECTRIC IND LTD

Requested Patent:

☐ JP5021628

Application Number: JP19910175254 19910716

Priority Number(s):

IPC Classification:

H01L23/08

EC Classification:

Equivalents:

Abstract

PURPOSE:To restrain the environmental deterioration in the insulation resistance when aluminum nitride (AIN) is used for a package for insulating the wiring between outer leads with AIN.

CONSTITUTION: A YAG thin film 5 is provided on the AIN surface of a package 1 facing outside and located between outer leads 2. At this time, the environmental deterioration hardly occurs due to the chemical and electrical stability of the YAG thin film 5. This YAG thin film 5 covers the AIN surface to avoid the reaction the atmospheric water content and the AIN surface for precluding the possibility of making a path in lower volume resistivity on the surface so that stable insulation may be assured between outer leads 2 to avoid the missswitching by any leakage current between the leads 2.

Data supplied from the esp@cenet database - 12

YAGO EN Strafilm

turileness? too? semiconductor?



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-21628

(43)公開日 平成5年(1993)1月29日

(51)Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 23/08

D 7220-4M

審査請求 未請求 請求項の数1(全 4 頁)

(21)出願番号

特願平3-175254

(22)出願日

平成3年(1991)7月16日

(71)出願人 000002130

住友電気工業株式会社

大阪府大阪市中央区北浜四丁目5番33号

(72)発明者 前田 貴雄

伊丹市昆陽北一丁目1番1号 住友電気工

業株式会社伊丹製作所内

(72) 発明者 下田 浩平

伊丹市昆陽北一丁目1番1号 住友電気工

業株式会社伊丹製作所内

(72)発明者 白石 順一

伊丹市昆陽北一丁目1番1号 住友電気工

業株式会社伊丹製作所内

(74)代理人 弁理士 鎌田 文二 (外2名)


最終頁に続く

(54) 【発明の名称】 半導体装置

(57)【要約】

【目的】 高熱放散性を得る目的でパッケージに窒化ア ルミニウム (A1N) を用い、そのA1Nでアウターリ ード間を絶縁する場合の絶縁抵抗の環境劣化を抑制す る。

【構成】 アウターリード2間に位置して外部に面して いるパッケージ1のA1N面上にYAG薄膜層5を設け る。YAGは化学的、電気的に安定しており、環境劣化 を生じ難い。このYAGの薄膜層5がAIN面を覆って AlN面の大気中水分との反応を防止するので表面に体 積抵抗の低い経路ができる心配がなく、アウターリード 間の安定した絶縁性が保たれてリード間リーク電流によ るミススイッチングが防止される。



【特許請求の範囲】

【請求項1】 アウターリード間がパッケージの窒化アルミニウムによって絶縁される半導体装置であって、アウターリード間に位置して外部に面している窒化アルミニウム層の表面にYAG (イットリウム アルミニウムガーネット)の薄膜層を有していることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アウターリード間の絶縁性が高く、高速動作の半導体素子であっても安心して搭載できる半導体装置に関する。

[0002]

【従来の技術】窒化アルミニウム(以下、A1Nと表示)は高熱伝導物質であることから、半導体装置、特に半導体素子を保護するパッケージの分野で使用されつつある。それ以前のセラミックパッケージは、アルミナ製であったが、熱伝導性が良くないため、高速でしかも集積度の高いICなどを搭載するのは不向きだった。そこで、例えばPGA(ピングリッドアレイ)やC-QFP(サークワッドフラットパッケージ)などでアルミナの部分をA1Nに置き換えたパッケージが開発されている。

【0003】アルミナパッケージの大きな特徴は、絶縁性が非常に高く、かつ安定していることである。一般的な2.54mmピンピッチのPGAを例に採ると、10¹³Q台の絶縁抵抗が、標準的な環境試験後にもほとんど低下しない。これに対し、A1Nパッケージでは下記の問題が起こる。

[0004]

【発明が解決しようとする課題】A1N製のパッケージは、基本的にアルミナ製パッケージの製造プロセスや構成を模倣しているが、アルミナに比べて対湿性に劣るので、次の如き課題を生じる。

【0005】図2はPGAの概要を示し、図3はそのPGAのアウターリード取付け面側を部分的に拡大して示している。PGAの内部構造は省略又は概略のみを示している。パッケージ1の表面にはアウターリード2を接合するメタライズ層3が、またこのメタライズ層3の周囲には、鑞材の拡がり防止などの目的で保護層4が形成されている。この層4は、アルミナバッケージの場合アルミナであるので、A1Nの場合にはA1Nである。なお、鑞材は各図とも省略して図示していない。

【0006】しかるに、A1Nは、一般的なコンピュータ使用環境である室内においても空気中の水分と反応してベーマイトや水酸化アルミニウムなどの低絶縁抵抗物質を生成し易く、結果として、絶縁抵抗の環境劣化が起こる。即ち、生成物により表面に体積抵抗の低い経路ができてしまうと、他の部分がいくら高抵抗でも絶縁抵抗は大きくならず、このために、アウターリード間の絶縁

性能が下がり、隣接リードへのリーク電流が大きくなって高速動作の半導体素子を搭載する場合には特にミスス イッチングの確率が高まってくる。

【0007】なお、ここで取り上げた問題は、アウターリード間の絶縁抵抗がA1Nの表面性状に左右される場合に起こる。即ち、アウターリードの周囲を低融点ガラスで取り巻いて絶縁しているC-QFPなどではなく、アウターリード間がパッケージのA1Nによって絶縁されるPGAやセラミックフラットパッケージなどが対象となる。

[0008]

【課題を解決するための手段】この発明は、上記の課題 を解決するため、アウターリード間に位置して外部に面 している窒化アルミニウム層の表面にYAG (イットリ ウム アルミニウムガーネット)の薄膜層を設ける。

【0009】なお、YAGの膜厚が極端に厚いとA1N 製パッケージ特有の高熱伝導性の効果が薄れるので、表 面のYAGの膜厚は上限を30μm程度にしておくのが 望ましい。このような薄いYAG膜は、実施例で述べる ような方法で容易に形成することができる。

[0010]

【作用】アルミナは化学的及び電気的に安定した物質であり、半導体装置の使用環境である概略 1 2 0 ℃以下の温度では抵抗を減ずるほどの反応を起こさない。 A 1 N やアルミナの体積抵抗は 1 0 ¹⁴ Q ・ cm以上あるが、 A 1 Nが水分と反応して生じるベーマイトや水酸化アルミニウムなどは体積抵抗が約 1 0 ⁵ ~ 1 0 ¹⁰ Q ・ cmであり、 A 1 Nやアルミナに比べて桁違いに小さい。

【0011】本発明では、YAGの薄膜がA1Nの表面を覆ってA1N表面の水分との反応を阻止するので、アウターリード間におけるパッケージ表面の体積抵抗の極端な低下が起こらない。

[0012]

【実施例】図1にPGAを適用対象としたときのアウターリード取付面の構造を示す。ここでは、A1N製(A1Nと導体の積層体)のパッケージ1が用いられている。2はアウターリードであり、このリードの根元端のフランジがメタライズ層3に鑞付けされている。また、パッケージ1のアウターリード取付け面側の表面には本発明を特徴づけるYAG薄膜層5が形成されている。なお、図1ではYAG層がメタライズ層に少し重なっているが、必ずしも重ならなくてよい。重なってもフランジとの間に隙間があってもよい。

【0013】図4は、かかる構造のPGAの製造プロセスの一例である。⑥と⑦の工程間にもめっき工程を入れることが多い。④の工程でパッケージのアウターリード取付け面側にスクリーン印刷したYAGを下層のAlNや各層の印刷メタライズなどと同時焼成して最表面のYAG薄膜を作る。この方法ではYAG薄膜層5の膜厚が高々20μm程度に抑えられ、従って、AlNパッケー

ジの熱伝導性はほとんど低下しない。また、別法として、図4の④の工程を省き、⑥、⑦又は⑧の工程の後にレジスト塗布/YAGコーティング/レジスト剝離の工程を加えて気相合成法でYAG薄膜厚5を作ることもできる。この場合にはYAGの膜厚を数μmまで薄くすることが可能である。

【0014】以下に、より詳細な実施例について述べる。サンプルAとして、図2のPGAを図4の製造プロセスに基づいて作った。また、サンプルBとしてYAG薄膜を前述の気相合成法で形成したものも作った。この両者が本発明品である。サンプルCは、図4の④のYAG印刷に代えてA1N印刷を行い、図3の保護層4をA1Nで作った従来品である。

【0015】これ等のサンプルを各5ピース作成し、100VDCでの絶縁抵抗を調べた。また、この後、全サンプルを500時間のプレッシャークッカーテスト(121℃、100%RH)に供し、その後、再度絶縁抵抗を測定した。

【0016】結果を表1に示す。従来品のサンプルは、テスト後に絶縁抵抗が平均で1/20に低下しているのに対し、本発明品のサンプルの絶縁抵抗低下はAが約50%、Bが約65%に止まっており、本発明がアウターリード間の絶縁性維持に優れた効果を示すことが実証された。

【0017】 【表1】

絶疑抵抗 (Ω)

		初期	プレッシャークッカーテスト後
サンプルA (YAG膜厚 約18μm)	平均	1×1013	5 × 1 0 1 1
	最大	7 × 1 0 13	1×10 ¹³
	最小	2 × 1 0 12	3 × 1 0 12
サンプルB (YAG膜厚 約9μm)	平均	2 × 1 0 13	5 × 1 0 12
	最大	.5 × 1 0 11	1×1012
	最小	3 × 1 0 12	1×1012
サンプルド (YAG 膜なし)	平均	1 × 1 0 13	5 × 1 0 11
	最大	4 × 1 0 12	. 2 × 1 0 12
	最小	4 × 1 0 12	9 × 1 0 10

※膜厚には多少のパラツキを生じるので平均値を示した。

[0018]

【発明の効果】以上説明したように、本発明の半導体装置は、A1Nの表面をYAGの薄膜層で保護してアウターリード間におけるパッケージ表面の体積抵抗の低下を抑制したので、高熱放散性をもたせるためにA1Nパッケージを用いる場合のリード間の電流リークに起因したミススイッチングを防止できると云う効果があり、高速ICを搭載する場合にも動作信頼性の高い装置を提供することが可能になる。

【図面の簡単な説明】

【図1】実施例の半導体装置の腰部を示す断面図

【図2】PGAの概要を示す図

【図3】A1Nパッケージを用いた従来のPGAのアウ ターリード取付面側の断面図

【図4】本発明の半導体装置の製造プロセスの一例を示すフロー図


【符号の説明】


- 1 パッケージ
- 2 アウターリード
- 3 メタライズ層
- 4 保護層
- 5 YAG薄膜層

【図1】

【図2】

【図3】





フロントページの続き

(72) 発明者 ▲廣▼瀬 義幸 伊丹市昆陽北一丁目1番1号 住友電気工 業株式会社伊丹製作所内